Логические триггеры: схемы, классификация, устройство, назначение, применение

Схема реализации d-триггера

В отличие от схем RS, данные устройства управляются с применением одного информационного входа. Это удобно, так как в двоичной системе один бит принимает только два значения (ноль или единицу). Кроме экономии проводников, такое решение помогает изменять задержку с применением регулировок частоты синхронизирующего сигнала.

Схема реализации триггера на транзисторах

Вместо рассмотренных выше ТТЛ элементов для создания аналогичного устройства можно применить типовые транзисторы, созданные с применением КМОП технологии. На картинке изображен d триггер, принцип работы которого представлен ниже:

• при отсутствии сигнала на входе C транзистор VT1 находится в закрытом состоянии, не пропускает ток через полупроводниковый затвор;
• в этом состоянии не имеет значения уровень сигнала на D;
• если подать на С единицу, переход откроется;
• инвертор D1 обеспечит передачу на выход Q сигнала;
• два транзистора VT2 и VT3 образуют второй инвертор, который обеспечивает функционирование схемы в режиме типичного D триггера.

Таким образом, как и при работе с элементарными логическими компонентами, здесь данные состояния сохраняются только при нулевом уровне синхронизирующего сигнала. При увеличении его до уровня открытия полупроводникового перехода информация на входе и выходе будет повторяться с минимальной задержкой.

Для объективного анализа схемотехники надо изучить переходные процессы. Дело в том, что базовые для логических уравнений значения (ноль и единица) не всегда способны физически соответствовать идеальным значениям. Допустим, что управляющий сигнал поступает одновременно со сменой информационного. В этом случае триггер переходит в нестабильное состояние.

Ошибки проявляются в сбоях, когда последующие логические элементы ошибочно воспринимают амплитуду входных сигналов. Подобные ошибки могут блокировать полностью работу вычислительных устройств и другой техники.

Паразитные импульсные помехи образуют шумы в радиочастотном диапазоне. Состояние неопределенности увеличивает временные задержки при прохождении сигналов. Чтобы минимизировать вредное влияние и правильно делать конструкторские расчеты, производители триггеров указывают в сопроводительной документации минимальные допустимые параметры:

• setup time – промежуток перед синхронизирующим импульсом;
• hold time – длительность информационного сигнала.

Оценочный параметр MTBF показывает величину, обратно пропорциональную скорости отказов. Им определяют способность триггеров поддерживать стабильность рабочих процессов.

JK триггер

Выпрямитель тока

Другие широко распространенные виды логических схем – JK, D и Т, которые являются разработками RS триггера на логических элементах.

Недостатки схемы И-НЕ РС триггера:

1. Необходимость избегать условия, когда оба входных сигнала равны 0;
2. При изменениях состояния R и S, имеющих единичный входной сигнал, правильное блокирующее действие не всегда происходит.

Для преодоления этих недостатков была разработана схема JK триггера. Его входы являются теми же R и S, но им присвоены буквы J и K по имени изобретателя схемы, чтобы отличить от других триггеров. JK схема отличается от RS триггера тем, что она не имеет неопределенных или запрещенных входных статусов.

JK триггер

В JK добавлена входная схема синхронизации, предотвращающая неопределенное условие вывода, которое может случиться, если R и S равны единице. Поэтому в наличии четыре возможных комбинации ввода: 1, 0, «без изменений» и «переключение». Вход J соответствует S, а K – R. Кроме того, для каждого вентиля имеется третий вход. На выходе остаются Q̃ и Q.

Перекрестная связь RS триггера позволяет использовать ранее неопределенные условия работы триггера, когда оба входных сигнала равны 1, для создания «переключателя», так как два входа могут быть блокированы.

Схема JK – это триггер SR с обратной связью, который позволяет только одному из его терминалов (SET или RESET) быть активным в любой момент времени, тем самым устраняя недопустимое условие:

1. Если активен терминал SET, вход J блокируется статусом 0 (Q̃) через нижний логический элемент И-НЕ;
2. Если в действии терминал RESET, вход К заблокирован статусом 0 через верхний вентиль И-НЕ.

Так как Q̃ и Q всегда разные, они могут использоваться для манипулирования входом. Для JK триггера таблица истинности принимает следующий вид.

Таблица истинности JK триггера

Когда оба входа J и K имеют единицу на входе при высоком тактовом импульсе, схема может переключаться из состояния SET в RESET и наоборот.

Устройство триггера

Триггер по своей схемотехнике очень похож на простейшее электронное устройство — мультивибратор. Но в отличие от него, он имеет два устойчивых положения. Эти состояния обеспечиваются изменениями входного сигнала при достижении им определённого значения. Переход из одного положения в другое называют перебросом. В результате на выходе логического элемента возникает скачок напряжения, форма которого зависит от скорости процессов, проходящих в радиоприборах.

Наибольшее применение получил триггер, работающий на транзисторах. Связанно это со способностью последних работать в ключевом режиме. Биполярный транзистор — это полупроводниковый прибор, имеющий три вывода. Эти электроды называются:

• эмиттер;
• база;
• коллектор.

В грубом приближении транзистор представляет собой два диода, объединённых электрической связью. Состоит он из двух p-n переходов. Название биполярный элемент получил из-за того, что одновременно в нём используются два типа носителей заряда. В триггерных схемах транзистор работает в режиме ключа, суть которого заключается в управлении силой тока коллектора путём изменения значения на базе. При этом коллекторный ток по своей величине превышает базовый.

При таком включении важны лишь токи, а напряжения особой роли не играют. Поэтому при возникновении определённого тока на базе транзистор открывается и пропускает через себя сигнал. Сигнал на коллекторе полупроводникового прибора будет обратным по входному знаку, то есть инвертированным. А значит, когда на базовом выходе будет присутствовать разность потенциалов, на коллекторном она будет равна нулю, и наоборот.

Д триггер принцип работы – d-. . — светодиодные светильники и корпуса для светильников купить оптом в москве

ОсобенностьD– триггеров:

Сигнал на входе Qв тактеt+ 1 повторяет входной сигналв предыдущем тактеи сохраняет (запоминает) это состояние до следующего тактового импульса, т. е.D– триггер задерживает на один такт информацию, существовавшую

на входеD.

Закон функционирования D– триггера:

Структурная схема D– триггера и условные значения

а) – со статическим управлением

б) – с динамическим управлением

Таблица истинности.

Такт t	Такт t+ 1
C
		1	1
	1
	1	1	1
1
1		1
1	1		1
1	1	1	1

При С = 0 состояние Тг устойчиво и не зависит от уровня сигнала на информационном

входе D.

Сокращенная таблица

Такт t	Такт t+ 1
1	1

D– триггер можно образовать из любого синхронногоRS- илиJK– триггера, если на их информационные входы одновременно

подавать взаимно инверсные сигналыDи.

Хранение информации D– триггерами обеспечиваются за счет цепей синхронизации, поэтому все

реальныеD– триггеры –тактируемые.

Управление может быть статическим, динамическим и двухступенчатым.

Временная диаграмма

Минимальный интервал времени между двумя тактовыми импульсами, при котором

Тг работает без сбоев

Соответственно максимальная частота переключателей

Dv – триггеры

DV– триггер представляет собой модификациюD– триггера. Их логические функции определяются наличием дополнительного разрешающего входаV, играющего роль разрешающего по отношению

ко входуD.

ПриV= 1 триггер работает какD– триггер

При V= 0 — переходит в режим хранения информации независимо

от состояния входаD.

Управление функционированием DV– триггера имеет следующий вид:

Наличие V– входа расширяет функциональные возможностиD– триггера, позволяя в нужный момент времени сохранять информацию на выходах

в течение нужного числа тактов.

Поскольку вход V– подготавливающий, сигналV= 1должен перекрывать по длительности

оба фронта тактового импульса.

Наиболее удобны эти триггеры в быстродействующих схемах, поскольку передача информации происходит по

одному входу, т. е. исключено состязание сигналов.Основные применения:

разряда регистра или счетчика.

T – триггер (счетный триггер)

T– триггер имеет один информационныйT– вход (toggle- чека) и отличается

простотой действия.

Информация на выходе такого триггера меняет свой знак на противоположный при каждом положительном (или отрицательном) перепаде напряжения

на входе.

В сериях выпускаемых микросхем таких триггеров, как правило, нет. Но они могут

быть созданы на базе других триггеров.

На основе D– триггера Временная диаграмма

T– триггер – единственный вид триггера, текущее состояние которого определяется не информацией на входах,

а состояние в предыдущем такте.

Уравнение T– триггер имеет вид:

Как видно из временной диаграммы частота на выходе T– триггер в два раза ниже частоты сигнала на входе, поэтому такой триггер можно использовать

как делитель частоты и двоичный счетчик.

Состояние счетных триггеров Сокращенная таблица

состояний

T– триггер с прямым

динамическим управлением.

studfiles.net

Принцип работы и таблица истинности D-триггеров

Триггеры представляют собой электронные устройства, которые могут находиться в одном из двух состояний длительное время. При внешнем воздействии (подаче сигнала извне) они изменяют своё состояние. Благодаря этому свойству их называют логическими элементами с памятью.

Микросхема 4х д-триггер SO16

Выходные сигналы зависят не только от того, какие импульсы подаются на вход, но и от того, что в триггере хранилось перед этим.

Данные устройства используются в основном в микропроцессорной технике. Микросхемы, как правило, имеют в своём составе триггер или бистабильный элемент и управляющую систему.

В асинхронном – переход из одного положения в другое выполняется фронтом или перепадом напряжения. То есть для того, чтобы осуществился переход, на управляющем входе должна быть смена 1 на 0 или 0 на 1.

Синхронный тип переключается в новое положение в том случае, когда на управляющий вход подаётся импульс.

Выпускаются нескольких типов:

• RS-триггер;
• D-триггер;
• Т-триггер;
• JS-триггер.

D триггеры, работающие по фронту.

Фронт сигнала синхронизации, в отличие от высокого (или низкого) потенциала, не может длиться продолжительное время.
В идеале длительность фронта равна нулю. Поэтому в триггере, запоминающем входную информацию по фронту не нужно предъявлять
требования к длительности тактового сигнала.

Триггер, запоминающий входную информацию по фронту, может быть построен из двух триггеров, работающих по потенциалу.
Сигнал синхронизации будем подавать на эти триггеры в противофазе. Схема такого триггера приведена на рисунке 15.

Рассмотрим работу схемы динамического триггера, приведенной на рисунке 15 подробнее. Для этого воспользуемся
временными диаграммами, показанными на рисунке 13. На этих временных диаграммах обозначение Q΄ соответствует
сигналу на выходе первого триггера. Так как на вход синхронизации второго триггера тактовый сигнал поступает через
инвертор, то когда первый триггер находится в режиме хранения, второй триггер пропускает сигнал на выход схемы. И
наоборот, когда первый триггер пропускает сигнал с входа схемы на свой выход, второй триггер находится в режиме
хранения.

Обратите внимание, что сигнал на выходе всей схемы в целом не зависит от сигнала на входе «D» схемы. Если первый
триггер пропускает сигнал данных со своего входа на выход, то второй триггер в это время находится в режиме хранения
и поддерживает на выходе предыдущее значение сигнала, то есть сигнал на выходе схемы тоже не может измениться.. В результате проведённого анализа временных диаграмм мы определили, что сигнал в схеме, приведенной на рисунке 15
запоминается только в момент изменения сигнала на синхронизирующем входе «C» с единичного потенциала на нулевой.

В результате проведённого анализа временных диаграмм мы определили, что сигнал в схеме, приведенной на рисунке 15
запоминается только в момент изменения сигнала на синхронизирующем входе «C» с единичного потенциала на нулевой.

Динамические D триггеры выпускаются в виде готовых микросхем или входят в виде готовых блоков в составе больших
интегральных схем, таких как базовый матричный кристалл (БМК) или программируемых логических интегральных схем (ПЛИС).

Условно-графическое обозначение D триггера, запоминающего информацию по фронту тактового сигнала,
приведено на рисунке 12.

То, что триггер запоминает входной сигнал по фронту, отображается на условно-графическом обозначении треугольником,
изображённым на выводе входа синхронизации. То, что внутри этого триггера находится два триггера, отображается в среднем
поле условно-графического изображения двойной буквой T.

Иногда при изображении динамического входа указывают, по какому фронту триггер (или триггеры) изменяет своё состояние.
В этом случае используется обозначение входа, как это показано на рисунке 18.

Рисунок 18. Обозначение динамических входов

На рисунке 18 а обозначен динамический вход, работающий по переднему (нарастающему) фронту сигнала. На рисунке 18 б
обозначен динамический вход, работающий по заднему (спадающему) фронту сигнала.

Промышленностью выпускаются готовые микросхемы, содержащие динамические триггеры. В качестве примера можно назвать
микросхему 1533ТМ2. В этой микросхеме содержится сразу два динамических триггера. Они изменяют своё состояние по
переднему фронту сигнала синхронизации.

Дата последнего обновления файла
09.03.2020

Триггер RS типа

Одной из простейших в цифровой электронике является схема RS-триггера на транзисторах. Внешним воздействием на вход прибора можно установить его выход в нужное устойчивое состояние. Схема устройства представляет собой каскады, выполненные на транзисторах. Вход каждого из них подключается к выходу противоположного. Два состояния определяются присутствием на выходе напряжения, а переход между ними происходит с помощью управляющих сигналов.

Вам это будет интересно Как устроен вольтметр, принцип действия и назначение прибора

Работает схема следующим образом. Если в начальный момент времени VT2 будет закрыт, тогда через сопротивление R3 и коллектор будет течь ток, поддерживающий VT1 в режиме насыщения. Одновременно первый транзистор начнёт шунтировать базу VT2 и резистор R4. Режим отсечки VT2 соответствует значению логической единицы на выходе Q = 1, открытое состояние VT1 нулю, Q = 0. Амплитуда сигнала на коллекторе закрытого ключа определяется выражением: Uз = U * R3 / (R2+R3).

Для инверсии сигнала необходимо на вход R или S подать импульс. При этом если S = 1, то и Q = 1, а если R=1, то на выходе будет ноль. При значениях R1 = R2 и R3 = R4 триггер называется симметричным. Особенностью работы устройства является способность удерживать установленное состояние между импульсами R и S, что и используется для создания на нём элементов памяти.

На схемах RS-триггер обозначается в виде прямоугольника с подписанными входами S и R, а также возможными состояниями выхода. Прямой подписывается символом Q, а инверсный – Q. Информация может поступать на входы непрерывным потоком или только при появлении синхроимпульса. В первом случае устройство называют асинхронным, а во втором – синхронным (трактируемым).

Работа устройства наглядно описывается с помощью таблицы истинности.

Она наглядно показывает всевозможные комбинации, которые могут возникнуть на выходе прибора. Такая таблица составляется отдельно для триггера с прямыми входами и инверсными. В первом случае действующий сигнал равен единице, а во втором — нулю.

Атрибуты

Срабатывание Определяет, как обрабатывается тактовый вход. Значение Передний фронт означает, что триггер должен обновляться в момент, когда значение на тактовом входе меняется с 0 на 1. Значение Задний фронт означает, что он должен обновляться, когда значение на тактовом входе меняется с 1 на 0. Значение Высокий уровень означает, что триггер должен обновляться непрерывно, пока на тактовом входе 1. И значение Низкий уровень означает, что он должен обновляться непрерывно, пока на тактовом входе 0

Обратите внимание, что два последних варианта недоступны для T и J-K триггеров. Метка Текст внутри метки, привязанной к триггеру

Шрифт метки Шрифт, которым отрисовывается метка.

Устройство д триггера

В цифровой и вычислительной технике наиболее распространённым является d-триггер. Иначе его называют триггером задержки (от английского слова delay).

Для производства d-триггера обычно используются полевые или биполярные транзисторы, а также интегральные микросхемы.

Для управления логическими элементами используются входы, которые делятся на информационные и вспомогательные. Информационные – воспринимают управляющие импульсы. В зависимости от его значения, в д-триггер записывается то или иное значение. Вспомогательные – предназначены для синхронизации работы.

Слово «задержка» в названии характеризует то, что поступивший информационный сигнал задерживается в нём ровно на один такт. Время задержки зависит от частоты импульсов синхронизации.

Схематическое изображение d-триггера

На картинке выше символом D обозначен информационный или вход данных, а С – тактовый или синхронизирующий. На информационный – подаётся информационный сигнал, который необходимо сохранить в д-триггере, а на тактовый вход подаётся тактовый импульс, в зависимости от значения которого определяется режим д-триггера: режим записи или режим хранения.

Что такое триггер

Чтобы узнать, что такое триггер и разобраться во всём, что касается этих устройств, нужно начать с понятия. Слово «Триггер» произошло от английского «trigger» и обозначает цифровое устройство, который имеет только два состояния – 0 и 1. Переход от одного значения к другому происходит с огромной скоростью, и временем этих переходов обычно пренебрегают.

Триггер – это основной элемент системы большинства запоминающих устройств. Они могут быть использованы для хранения информации. Но объём памяти крайне мал, так что там можно держать разве что коды, биты и сигналы.

Память свою триггеры могут сохранять только при наличии питающего напряжения. Из этого следует, что их всё-таки стоит относить к оперативной памяти. Перезапустить питающее напряжение – и триггер будет в одном из двух состояний. То есть иметь или логический ноль, или логическую единицу, и состояние это будет выбрано случайно. Исходя из этой особенности, при проектировании схемы нужно заранее обозначить, как триггер будет возвращаться в стартовое состояние.

Схема, состоящая из двух логических состояний «И-НЕ» или «ИЛИ-НЕ», которые охвачены обратной положительной связью, лежит в основе построения всех триггеров. При подключении схема может пребывать только в одном из двух устойчивых состояний. Если не будет никаких сигналов, то триггер будет сохранять именно заданное состояние и не менять его, пока будет питание.

Триггерные ячейки

Схема имеет два инверсионных входа: Сброс – R (Reset) и установка S (Set). Так же имеются два выхода: Q – прямой и –Q – инверсный. Чтобы триггерная ячейка работала правильно, должно выполниться одно правило. На выходы ячейки не могут в один момент поступить отрицательные импульсы.

На выход –R поступает импульс при одном сигнале на вход –S. Выход –Q тогда оказывается в состоянии «1», выход Q будет в состоянии «0». Обратная связь создаёт переход сигнала «0» на второй вход на нижнем элементе. Когда поступление сигнала на –R прекратится, состояние сигналов на выходах будет тем же – Q (0), –Q (1). Таким образом, схема будет находиться в состоянии стабильности, потому что при подаче импульса на –R, состояние на выходе не изменится.

Это же состояние будет у системы, если на – R подаётся «1», и на вход – S – «0». Тогда на выходе Q будет «1», на -Q — «0». Система будет стабильна, вне зависимости от подачи импульсов на входе – S.

Одновременно подав на каждый вход сигналы, на каждом выходе в течение их действия и будет по одному сигналу. Как только подача импульсов прекратится, выходы сами перейдут в одно из двух возможных состояний. Это произойдёт случайно. Триггерная ячейка при включении выберет себе одно из двух устойчивых положений. Так же случайно.

Возможности

Также важным отличием данных моделей является то, что в них устранена неопределенность, которая может возникнуть в случае, если входные сигналы будут поданы в определённой комбинации. Также существенным преимуществом является тот факт, что они могут выполнять функционал T-, D- и RS-триггеров. Комбинированный тип имеет дополнительные асинхронные входы, которые используются для предварительной установки приборов в определённое состояние. Примитивный JK можно получить из RS, у которого есть динамическое управление. Для этого необходимо его дополнить обратными связями с выходов на входы. Для получения Т-триггера необходимо на входы подать уровень напряжения, который установит логическую единицу.

В каких состояниях может быть главный герой статьи? Существует два принципа действий: асинхронный и синхронный. Во время первого происходит обмен данных независимо от входов. Синхронный JK-триггер действует одновременно, и из-за требований он является основным используемым элементом.

Динамические и статические триггеры

Динамические устройства представляют собой систему, одно состояние которой (логическая единица) характеризуется наличием на выходе непрерывающейся последовательности импульсов, имеющих определённую частоту. При втором состоянии (логический ноль) отсутствуют выходные импульсы. Изменение состояний проводится с помощью подачи внешнего импульса. Динамический D-триггер из-за необходимости подачи энергии нашел довольно слабое распространение. Статистическими триггерами называют устройства, каждое состояние которых можно характеризовать неизменным уровнем выходного напряжения (можно в учебной литературе встретить фразу «выходными потенциалами»). Для высокого состояние оно будет близким к напряжению питания, для низкого будет сремиться к нулю. Благодаря такому способу представления выходных данных статистические триггеры часто называют потенциальными. Они делятся на две подгруппы, которые различаются по своему практическому значению для любителей электроники:

1. Несимметрические.
2. Симметрические.

Своим названием подгруппы обязаны способам организации электрических связей между составляющими элементами схемы. Так, в симметрических триггерах при рассмотрении схемы можно заметить симметрию расположения элементов. В несимметрических устройствах она не наблюдается.

Асинхронный R-S триггер

Триггеры – это устройства для хранения информации. Они являются костяком более сложных устройств, таких как счетчики, шифраторы, дешифраторы, регистры и прочие устройства.

Мы рассмотрим асинхронный R–S триггер на примере двух элементов «И — НЕ». Схема и таблица истинности этого устройства показана ниже:

Как мы можем видеть из схемы, триггер имеет два входа и . На каждый вход подается различная комбинация сигналов (смотри таблицу истинности). Также у триггера есть два выхода – один прямой Q, а один инверсный . Если =0, то Q = 1 и соответственно если =1, то Q = 0.

Схема построена таким образом, что при подаче сигнала S=1 (что равнозначно =0), на выходе получаем Q = 1. S от английского слова set – устанавливать. Когда S=0 (=1),то выход Q = 0. Если мы на вход R подадим сигнал, который будет инверсный по отношению к сигналу S, то при R=1, S=0, единица на выходе Q поменяет свое значение на ноль. Отсюда происходит и название входа, от английского слова reset – сброс, то есть вход R сбрасывает значение, установленное со входа S.

Давайте рассмотрим принцип работы этой схемы. Пускай выходы триггера имели следующие значения Q=0, а = 1.

На вход мы подадим следующие сигналы =0, =1. Поскольку элемент Е1 является инверсным, то на выходе Q будет равным единицы. Элемент Е2 тоже является инверсным и при установлении =1, а также при приходе от выхода Q единицы, на вход элемента «И-НЕ» поступит две единицы, где в итоге получим =0. Соответственно при появлении на входе Е1 =0 и =0 на выходе Q будет установлен сигнал равен единице.

Если мы зеркально изменим сигнал на входе триггера (=1, =0), то на входе Е2 мы получим единицу и ноль, и сигнал на изменится, став равным единице. На входах Е1 появятся две единицы, которые изменят сигнал Q, и он станет равным нулю.

Также если подать на оба входа и подать единицы, то сигналы на выходе не изменятся вообще. Эта комбинация оставляет триггер в предыдущем состоянии (Qn+1=Q).

Рассмотрим случай когда на вход будут поданы следующие сигналы: =0 и =0. Если до этого на выходе Q=0, =1, то на входе Е1 будет единица и ноль, то есть Q изменится на единицу. Тогда на Е2 будет нуль и единица и останется единицей. Соответственно на выходе будет два абсолютно одинаковых сигнала. Такое положение не нормальное для работы триггера, поэтому при его работе комбинации =0 и =0 нужно всячески избегать, так как она является запрещенной. Также если начальные сигналы были Q=1, =0, то подача =0 и =0 приведет к такому же результату, что и в предыдущем случае.

Ниже показан асинхронный R –S триггер на базе элементов «ИЛИ-НЕ», а также его таблица истинности.

Расчёт триггера Шмитта

Исходные данные: амплитуда импульсов Um = 10 В, максимальный выходной ток триггера Im = 10 мА, напряжение срабатывания триггера U1 = 5 В, напряжение отпускания триггера U2 = 3 В, частота следования импульсов fm = 5 МГц, длительность фронта и среза импульсов tf = ts ≤ 10 нс.

1. Определение напряжения источника питания
2. Выбор транзистора. Транзистор должен соответствовать следующим условиям Данным параметрам соответствует транзистор КТ315Д со следующими характеристиками:
3. Определяем сопротивление коллекторных резисторов R3 и R7 транзистора VT1 и VT2.
4. Вычисляем сопротивление резистора R5 в эмиттерных цепях транзисторов.
5. Находим сопротивления резисторов R4 и R6. Для этого введём коэффициент пропорциональности λ, между резисторами. Сопротивление резистора R4 вычислим по следующей формуле Тогда сопротивление резистора R6 будет равно
6. Определяем сопротивление резисторов R2.
7. Определяем сопротивление резистора R1.
8. Вычисляем значение ёмкости ускоряющего конденсатора С1.

Выполненный расчёт является предварительным, так как из-за разброса параметров элементов схемы возможны некоторые отклонения от заданных условий схемы. После выбора номиналов элементов необходимо провести прямой проверочный расчёт пороговых уровней напряжения U1 и U2 по следующим формулам

Прямой проверочный расчёт важен, в случае если ширина петли гистерезиса (U2 – U1) находится в пределах нескольких долей вольта.

Теория это хорошо, но без практического применения это просто слова.Здесь можно всё сделать своими руками.

Логические вентили(логические элементы).

Процессы, необходимые для функционирования любых технологических устройств ( в т. ч. и ПК)
можно реализовать с помощью ограниченного набора логических элементов.

Буфер.

Буфер, представляет из себя усилитель тока, служащий для согласования различных логических
вентилей, в особенности имеющих в своей основе разную элементную базу (ттл или КМОП).

Элемент, служащий для инвертирования поступающих сигналов — логическая еденица превращается
в ноль, и наоборот.

Логическая схема И.

И — элемент логического умножения. Еденица (высокий уровень напряжения) на выходе, появляется
только в случае присутствия едениц, на обоих входах, одновременно.

Пример применения элемента И в реальном техническом устройстве: По тех. заданию, механический пресс должен срабатывать, только при одновременном нажатии
двух кнопок, разнесенных на некоторое расстояние. Смысл тех. задания заключается в том, что бы обе
руки оператора были заняты на момент хода пресса, что исключило бы возможность случайного
травмирования конечности.
Это может быть реализовано как раз, с помощью логического элемента И.

Логическая схема И — НЕ.

И-НЕ — наиболее часто используемый элемент. Он состоит из логических вентилей И и НЕ, подключенных
последовательно.

Логическая схема ИЛИ.

ИЛИ — схема логического сложения. Логическая еденица на выходе, появляется в случае присутствия
высокого уровня(еденицы) на любом из входов.

Логическая схема ИЛИ — НЕ.

ИЛИ — НЕ состоит из логических элементов ИЛИ и НЕ, подключеных последовательно.
Соответственно, НЕ инвертирует значения на выходе ИЛИ.

Логическая схема исключающее ИЛИ.

Этот вентиль выдает на выходе логическую еденицу, если на одном из входов
— еденица, а на другом, ноль.
Если на входах присутствуют одинаковые значения — на выходе ноль.

Триггер Шмитта.

Триггер Шмитта выдает импульс правильной формы, при сигнале произвольной формы на входе.
Применяется для преобразования медленно меняющихся сигналов в импульсы, с четко очерчеными
краями.

RS-триггеры

Логические устройства вычислительной техники

Что же такое RS-триггеры? В моем понимании — это устройства, которые могут принимать одно из двух состояний. На основании этого можно сделать вывод, что этот логический элемент может хранить один бит информации (грубо говоря, ноль или единицу). Существуют некоторые типы данного вида RS-триггеров. Давайте рассмотрим один из них:

Асинхронный RS-триггер

Имеет два входа “R» и «S” и два выхода, как правило это “Q” и “не Q” (т.е. инверсный) . Лично я запомнил, какой элемент для чего, после того, когда узнал, что R – это “RESET” (что означает “сброс”) и “S” – это “SET” (что означает установка)

Принимая во внимание изложенную информацию можно указать, что при подаче сигнала (единица) на “S” на выходе “Q” устанавливается единица, а при подаче единицы на “R” приводит к сбросу единицы на выходе “Q” и установки на нем нуля. Рассмотрим работу на базе элементов “2ИЛИ-НЕ” и “2И-НЕ”

Для этого используем графическое изображение этих элементов.

Итак, разберем принцип работы RS-триггера на базе элементов “2ИЛИ-НЕ”. В начальном положении, когда на R и S отсутствуют сигналы (логический “0”), на выходе “Q” присутствует также “0” или “1” – это исходное состояние. Выглядит это так:

Далее подадим на “S” логическуюединицу и получим на выходе “Q” также единицу. Будет выглядеть это так.

Следующим шагом подадим логическую единицу на “R” и уже на “Q” получим “0”. Изобразим это на рисунке.

Более наглядную работу RS-триггера на элементах 2ИЛИ-НЕ можно продемонстрировать, изобразив таблицу истинности. Вот так она выглядит.

Сейчас рассмотрим работу на элементах 2И-НЕ. Выглядит она аналогично, как и на элементах 2ИЛИ-НЕ с той лишь разницей, что активным уровнем является не “1”как в предыдущем случае, а “0”. Убедимся в этом, используя рисунок и таблицу истинности.

Асинхронным триггерам свойственно такое явление как присутствие “гонок”, что это? Это не одновременное или даже не согласованное по времени поступление информации на входы. Это приводит к наложению одного сигнала на другой. Чем это вызвано? А вызвано это разным временем быстродействия элементов, через которые проходит сигнал, прежде чем попасть на входы триггера, в данном случае на “R” или “S”. Покажем это явление на диаграмме.

Чтобы избавиться от этого явления, был придуман вариант подачи синхросигнала и асинхронный триггер превратился в синхронный.

Синхронные RS–триггеры

Этот вид логического устройства отличается от рассмотренного выше тем, что у него помимо входов “R” и “S” присутствует и третий “C”, на который подаются синхроимпульсы. Без этих импульсов информация на “R” и ”S” восприниматься не будет. Схему синхронного RS–триггера и диаграмму работы изобразим графически.

Из диаграммы видно, что в данном случае срабатывание происходит по переднему фронту (но бывает и по спаду) синхроимпульса.

Передний фронт синхроимпульса – это участок прямоугольного импульса, где происходит его возрастание.

Спад синхроимпульса – это участок спада синхроимпульса.

Именно здесь сделаем небольшое отступление и укажем, что бывают триггеры динамические и статические и соответственно со статическим и динамическим управлением. Чем они отличаются? Объясним максимально просто.

Динамические триггеры – на выходах, которых присутствуют либо непрерывная последовательность импульсов определенной частоты, либо ее отсутствие. (Напоминает управляемый генератор).

Статические триггеры– на выходах которых присутствуют неизменный уровень напряжения, либо его отсутствие.

Со статическим управлением – восприятие сигналов на информационных входах происходит только при подаче на “С” логической единицы (логического нуля).

С динамическим управлением – восприятие сигналов на информационных входах происходят в моменты перепада сигнала на “С”(Передний фронт синхроимпульса или спад синхроимпульса).

Если логические функции входов зависят от его выходов, то целесообразно использовать более рациональную конструкцию элементов.